“高速電路”已經(jīng)成為當(dāng)今電子工程師們經(jīng)常提及的一個名詞，但業(yè)界對高速電路并沒有一個統(tǒng)一的定義，通常對高速電路的界定有以下多種看法：有人認(rèn)為，如果數(shù)字邏輯電路的頻率達(dá)到或者超過45MHZ~50MHZ，而且工作在這個頻率之上的電路已經(jīng)占到了整個電子系統(tǒng)一定的份量（比如說1/3），就稱為高速電路；也有人認(rèn)為高速電路和頻率并沒有什么大的聯(lián)系，是否高速電路只取決于它們的上升時間；還有人認(rèn)為高速電路就是我們早些年沒有接觸過，或者說能產(chǎn)生并且考慮到趨膚效應(yīng)的電路；更多的人則對高速進(jìn)行了量化的定義，即當(dāng)電路中的數(shù)字信號在傳輸線上的延遲大于1/2上升時間時，就叫做高速電路。后的定義為大部分設(shè)計(jì)者所接受。
1、前言
本文討論的高速電路主要指的是高速數(shù)字電路，也包括一些模擬無源器件，但不適合模擬有源器件。它有2方面的含義：
設(shè)計(jì)電路的頻率高一般認(rèn)為如果數(shù)字邏輯電路的頻率達(dá)到或者超過50 MHz，而且工作在這個頻率之上的電路占到整個系統(tǒng)的1/3之上，則稱為高速電路。如果系統(tǒng)中僅僅有系統(tǒng)時鐘等極少數(shù)信號工作在這樣高的頻率，那么它仍然不屬于高速電路的領(lǐng)域。
設(shè)計(jì)電路中的數(shù)字信號跳變很快通常約定是當(dāng)數(shù)字信號上升或下降時間小于信號周期的5%時才稱之為高速電路。
圖1是某高速電路一根信號線的波形圖，它表示了電路中這根信號線中流過電流的實(shí)際情況。圖中的多個信號波形是由于該信號線接到了許多不同元件的引腳上，因而會出現(xiàn)多個信號的疊加。
從圖中不難看出信號的底部和頂部都有不同程度的益處、不規(guī)則震蕩、預(yù)期范圍內(nèi)的延時等，這些現(xiàn)象在低速電路
設(shè)計(jì)中一般都不會出現(xiàn)，隨著系統(tǒng)電路速度的提高 ，上述問題也就隨之而來。因此
設(shè)計(jì)高速電路就不能像
設(shè)計(jì)低速電路那樣簡單，必須增加一些新的認(rèn)識、加入一些新的思維才能避免和減少以上情況的發(fā)生。本人在實(shí)際應(yīng)用和參考其他文獻(xiàn)的基礎(chǔ)上，對高速電路
設(shè)計(jì)有以下幾點(diǎn)考慮。
2、時序配合考慮
如今的電子產(chǎn)品大多運(yùn)行在100 MHz甚至更高的頻率，諸如RAM，CPU，F(xiàn)PGA，ASIC以及隨機(jī)邏輯等，所有這些都是對時序要求很強(qiáng)的器件，如果它們之間時序的配合不符合指定要求，那么就很容易導(dǎo)致系統(tǒng)工作紊亂，因此對高速電路
設(shè)計(jì)應(yīng)該考慮的一個問題就應(yīng)是時序配合問題。
時序配合主要體現(xiàn)在：信號的建立時間和保持時間違反標(biāo)準(zhǔn)、小脈寬不符合要求以及系統(tǒng)中有多相時鐘時所造成的相位重疊等。在高速電路
設(shè)計(jì)中，信號的周期一般只有ns級的寬度，此時要保證時鐘信號與數(shù)據(jù)信號之間做到準(zhǔn)確的配合已非易事，再加之器件本身或多或少的會存在各種參數(shù)的漂移、分散等等，就更難以實(shí)現(xiàn)不同時序信號之間的相互配合。針對以上所言，對高速電路的
設(shè)計(jì)首先應(yīng)考慮
設(shè)計(jì)前的功能仿真驗(yàn)證，從理論上認(rèn)真分析各個信號所到之處能否滿足預(yù)期指標(biāo)。其次是核對時序電路中各器件是否滿足自身的時序要求，對所有涉及到的器件都應(yīng)使用高頻測試儀器認(rèn)真核對、校驗(yàn)器件自身的各個參數(shù)。
3、信號完整性考慮
任何電路
設(shè)計(jì)之前都應(yīng)考慮到電路
設(shè)計(jì)完成之后系統(tǒng)中各信號的完整性，即SI(Signal Integrity)，也稱為信號質(zhì)量。在高速電路
設(shè)計(jì)中這一點(diǎn)更加重要，如果事先沒有加以充分考慮，就很容易造成系統(tǒng)中各信號質(zhì)量嚴(yán)重受損，或者說信號的完整性很容易就會遭到破壞。下列幾種情況即是在對高速電路
設(shè)計(jì)中影響信號完整性的幾種表現(xiàn)。
3.1信號之間的串繞
串繞的表現(xiàn)形式可由圖2來說明，當(dāng)一根信號線上有交變的電流通過時，周圍就會產(chǎn)生交變的磁場，而處于交變磁場中的導(dǎo)線則會感應(yīng)出一定的電壓信號，這樣與之相鄰的信號線上就會感應(yīng)出相關(guān)的電壓信號，造成2根信號線相互影響，從而導(dǎo)致導(dǎo)線中信號的質(zhì)量下降。信號線之間串繞的大小主要取決于磁場變化的速率(一般由驅(qū)動信號上升和下降沿的變化律來決定)、周圍介質(zhì)的介電特性及布線之間的距離等。
來源：
高速電路昆山PCB設(shè)計(jì)技巧
本文《高速電路昆山PCB設(shè)計(jì)技巧》由昆山緯亞電子有限公司發(fā)布在分類[資料中心]，未經(jīng)許可，嚴(yán)禁轉(zhuǎn)載發(fā)布。
